The posting
1.参与大型SOC的功能验证。 2.根据feature制定验证计划,分解测试点。 3.使用systemverilog/uvm搭建 Testbench,编写testcase,完成coverage收敛。 4.支持架构设计,代码设计,原型开发过程中的验证工作。
1. 较好学习过数字电路,集成电路,信号与系统,线性代数,计算机原理,C语言等课程。 2. 熟悉数字集成电路的开发流程。 3. 能够熟练使用Verilog编写代码,并搭建testbench运行仿真测试。 4. 熟悉流行的验证方法学(UVM,SVA等)。 5. 能够独立完成一个SOC子领域的全流程验证工作。



