The posting
1. 负责 SoC/CPU/NPU 等芯片的 Scan、MBIST/LBIST、ATPG、Compression、JTAG 等核心 DFT 模块设计与实现。 2. 完成 DFT 规划、插入、约束、验证,推动覆盖率提升与可测性优化。 3. 参与 DFT 与 RTL/PD/验证/ATE 协同,解决时序、功耗、链路、DFT-PD 冲突等关键问题。 4. 执行 ATPG Pattern 生成、故障仿真、Diagnosis,并参与量产测试优化。 5. 支持流片及 Post-silicon DFT Debug,定位故障链路并优化可靠性。
1. 5 年以上 DFT 经验,参与过中大型 SoC 的量产项目。 2. 熟悉 Scan/ATPG、MBIST/LBIST、Boundary Scan、Repair 机制与相关工具链。 3. 能独立完成 DFT 插入、时序检查、覆盖率分析与链路调试。 4. 熟悉 Synopsys/Cadence/Mentor DFT 工具,了解 ATE 测试流程。 5. 具备跨团队沟通与问题推进能力,有先进工艺经验者优先。



