The posting
1、在跨职能团队中定义和开发先进封装解决方案 2、定义封装ball map/bump map,并根据设计要求开展基板/interposer/silicon bridge的layout设计 3、完成频域/时域SI/PI仿真 4、完成封装力/热仿真,与板级可靠性仿真 5、与合作方合作开展大尺寸MCM,CoWoS,3d Hybrid Bonding等工艺开发,优化产品良率、可靠性、成本以提供更具竞争力的封装方案 6、与架构与工艺团队合作开展芯片封装方案设计 7、封装工作流程、工具、方法论建设,包括封装设计流程建设、EDA工具Setup等
1、微电子/电子工程/通信工程等相关专业硕士/博士学位,5年以上工作经验(Layout方向需要10年以上,必须有大尺寸多层FCBGA基板设计经验) 2、熟练使用klayout,Cadence Allegro APD、Cadence 3DIC(innovus for interposer design)、Ansys HFSS、SIwave、Icepak,mechanical等EDA工具 3、具有2.5D或3D多芯片解决方案(如:Info、CoWoS、SoIC等)的设计经验 4、有3DDRAM、PCIe、UCIe、SerDes、HBM相关封装设计经验优先



