The posting
核心平台开发:参与下一代激光雷达和空间智能高端芯片的原型验证平台开发,协助完成数字芯片设计在大容量 FPGA 平台上的移植、物理映射与部署。 高速接口联调:负责 FPGA 核心外围通信接口(如以太网、PCIe、MIPI等)的对接与联调,保障全系统数据流的稳定与高效吞吐。 软硬件协同验证:配合算法、底层固件、系统软件团队进行全系统的软硬件协同测试;编写功能测试用例,搭建仿真与软硬件协同验证环境,保障芯片级功能的正确实现。 自动化与提效:利用 Python/Tcl 等脚本语言,协助构建与优化 FPGA 自动化编译流程、日志解析及自动化测试链路,持续提升工程效率。
专业背景:微电子、集成电路、电子信息、计算机、自动化等相关专业硕士研究生。 硬件基本功:熟练掌握 Verilog / SystemVerilog 语言,具有扎实的数字电路基础,熟悉常见逻辑结构(如状态机、FIFO、时钟/复位管理等)的设计。 FPGA 实践经验:熟悉 AMD/Xilinx(Vivado)或 Intel(Quartus)等主流工具链及开发流程,具备实际单板(开发板)上板调试与硬件问题定位经验。 脚本与系统(加分项):了解 Python、Tcl 或 Makefile 至少一种脚本语言;或对嵌入式 C 语言、底层驱动及 Linux 系统开发有一定了解或项目经验者优先。 综合素质:具备优秀的逻辑思维与系统级问题排查能力,乐于探究软硬件底层本质,具备良好的跨方向沟通协作意识。



